|
Datum |
Onderwerp |
Opmerkingen |
Tijdsbesteding |
|
|
|
|
|
|
Maandag 24 september |
Sessie 1 & 2: ontwerpen met ISE/EDK |
Wegens gemaakte fouten is module 1 nog |
2 uur |
|
|
|
niet klaar. |
|
|
Woensdag 26 september |
Sessie 1 & 2: ontwerpen met ISE/EDK |
Het is nog steeds niet gelukt om de LEDs te |
1,5 uur |
|
|
|
laten branden. |
|
|
Maandag 8 oktober |
Sessie 3 & 4: VGA aansturing : opbouw hardware controller |
Verder gewerkt aan sessie 1 & 2. Deze zijn nu |
2 uur |
|
|
|
afgewerkt. |
|
|
|
|
Begonnen met het maken van de vhdl-code |
|
|
|
|
voor deze sessie. |
|
|
Maandag 22 oktober |
Sessie 5 & 6: VGA aansturing : opbouw hardware controller & aanmaak IP blok |
Vhdl-code van vorige sessie afgewerkt. |
2 uur |
|
Maandag 19 november |
Sessie 7 & 8: VGA aansturing |
|
2 uur |
| |
Maandag 3 december |
Sessie 9 & 10: VGA aansturing : integratie IP blok in HW/SW systeem en optimalisatie |
Rood scherm is nu in orde |
2 uur |
| |
Woensdag 5 december |
Sessie 7 & 8: VGA aansturing |
Bewegend blok op het scherm |
3 uur |
| |
Maandag 17 december |
Sessie 11 & 12: VGA aansturing : uitbreidingen |
Generatie van dual port RAM |
2 uur |
| |
Woensdag 19 december |
|
Schermaansturing vanuit dual port RAM |
2 uur |
| |
Vrijdag 21 december |
|
Integratie van VGA-IP |
3 uur |
| Contacturen |
|
|
|
|
| Niet-contacturen |
|
|
|
|
